Oto negator wykonany w technice CMOS, bramka logiczna odwracająca stan wejścia (stąd inna nazwa inwerter). Kliknij zacisk wejściowy w celu zmiany jego stanu. Kiedy na wejście podano stan wysoki, n-MOSFET u dołu schematu włącza się, zwierając zacisk wyjściowy do masy; tranzystor p-MOS wyłącza się. Kiedy na wejście podano stan niski, napięcie bramka-źródło na tranzystorze n-MOS znajduje się pod progiem przełączania, przez co wyłącza się, ale włączony zostaje p-MOSFET i dołącza zacisk wyjściowy do źródła napięcia zasilającego.

Następne doświadczenie: Negator (NOT) z pojemnością pasożytniczą

Poprzednie doświadczenie: Wzmacniacz ze wspólnym źródłem

Index

Strona domowa symulatora elektroniki




java@falstad.com
Generated Sat Jan 27 2018